课外阅读5 三态门

在数字电路中，三态逻辑允许输出端在0和1两种逻辑电平之外呈现高阻态，因此三态门电路是一种重要的总线接口电路，具有正常的高、低电平状态和输出电阻极高的高阻状态。三态与非门的逻辑符号和真值表如图1-36所示。

图1-36 三态与非门逻辑符号及真值表

三态输出在寄存器、总线以及7400系列、4000系列等各型号的逻辑电路芯片中发挥着重要的作用，并常常内置在其他各种集成电路（IC）中。除此之外，三态逻辑的典型应用还包括微处理器、存储设备、外设的内部和外部总线。许多设备提供一个OE（Output Enable）用于在低电平时才令输出使能，而在不使能时保持高阻态。