2.2 CMOS集成电路中的寄生效应

2.2.1 CMOS中的阱电阻

CMOS工艺集成电路是利用N型阱和P型阱形成PN结进行电性隔离的，NMOS制造在PW里面，PMOS制造在NW里面，为了形成隔离的NMOS，可以通过DNW把PW与P_sub隔离。图2-9所示的是CMOS工艺中PMOS和NMOS。图2-10所示的是CMOS工艺中ISO-NMOS剖面图。因为HV-CMOS工艺是从CMOS工艺衍生出来的，所以在HV-CMOS工艺中，除了提供低压NMOS和PMOS，还要提供高压器件FDMOS或者DDDMOS，高压器件包括HVPMOS和HVNMOS，HVNMOS制造在HVPW里面，HVPMOS制造在HVNW里面，如果要形成隔离的ISO-HVNMOS，也要把ISO-HVNMOS制造在ISO-HVPW里面，并通过HVDNW把ISO-HVPW与P_sub隔离。图2-11所示的是HV-CMOS工艺中HVPMOS和HVNMOS，图2-12所示的是HV-CMOS工艺中ISO-HVNMOS剖面图。因为BCD工艺也是从CMOS工艺衍生出来的，所以在BCD工艺中，除了低压NMOS、低压PMOS和双极型晶体管，还要提供高压功率器件DMOS，高压功率器件包括NLDMOS和PLDMOS，它们都制造在HVNW里面，同时HVNW正下方还有NBL层。图2-13所示的是BCD工艺中NLDMOS和PLDMOS剖面图。

在这些工艺技术中，这些不同类型的阱都是有电阻的，它们都是通过离子掺杂或者扩散工艺形成的，没有简单的公式能够计算它们的方块电阻，虽然可以利用欧文曲线（Irwin 's graphs）^[3]得到理想高斯型扩散的方块电阻，但是实际的扩散并不严格遵守这些理想曲线。在实际应用中，扩散层的方块电阻通常是测量WAT（晶圆接受测试）结构得到的，而不是由计算得到。但是这些阱的尺寸是随着器件尺寸的变化而变化，所以很难去设计各种各样不同尺寸的WAT测试结构去测量这些阱的方块电阻。

2.2.2 CMOS中的寄生双极型晶体管

在CMOS工艺中，除了提供MOS器件，也会提供标准的双极型晶体管单元库，通常包含横向PNP和纵向NPN，同时也会提供相应的模型做电路设计仿真。图2-14所示的是横向PNP和纵向NPN剖面图的版图和剖面图。这些标准双极型晶体管单元库并不像图2-1那么简单，因为CMOS工艺集成电路是平面工艺，并不能在四周引出金属连线，而是需要在表面淀积金属统一形成金属连线作为连接，所以会跟简化图有很大的区别。另外，这些标准单元库的器件尺寸都是固定的，所以放大系数也是固定的，不能通过任意改变它们的器件尺寸去获得不同放大系数。

在CMOS实际工艺中，除了这些标准的双极型晶体管单元库，还会有很多非理想的寄生双极型晶体管结构，这些寄生双极型晶体管结构的几何图形并不会像标准单元库的双极型晶体管那么工整有规则，也不具有对称性，另外Foundry也不会提供相应的模型，所以也没有办法利用电路仿真去评估它们的性能。

CMOS工艺集成电路中寄生双极型晶体管结构和阱电阻共同构成寄生PNPN结构，在一定触发条件下，寄生PNPN结构会被触发形成低阻通路烧毁集成电路。NMOS源漏有源区、PW和NW会形成NPN，PMOS源漏有源区、NW和PW会形成PNP，它们通过PW电阻R_p和NW电阻R_n构成寄生PNPN结构。图2-15所示的是NMOS与PMOS之间形成的寄生PNPN结构和电路简图。不同的NW之间可以通过PW形成NPN，该NPN也会与PMOS形成的PNP通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-16所示的是PMOS与NW之间形成的PNPN结构和电路简图。DNW、PW和NW会形成NPN，该NPN也会与PMOS形成的PNP通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-17所示的是PMOS与DNW之间形成的PNPN结构和电路简图。

除了MOS之间或者MOS与阱之间会形成寄生PNPN结构，二极管与MOS之间，以及二极管与阱之间也会形成寄生PNPN结构。N型二极管和NW会形成NPN，PMOS源漏有源区、NW和PW会形成PNP，它们通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-18所示的是N型二极管与PMOS之间形成的PNPN结构和电路简图。P型二极管和PW会形成PNP，NMOS源漏有源区、PW和NW会形成NPN，它们通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-19所示的是P型二极管与NMOS之间形成的PNPN结构和电路简图。P型二极管和PW会形成PNP，不同的NW之间可以通过PW形成NPN，它们通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-20所示的是P型二极管与NW之间形成的PNPN结构和电路简图。DNW、PW和NW会形成NPN，该NPN也会与P型二极管形成的PNP通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-21所示的是P型二极管与DNW之间形成的PNPN结构和电路简图。

2.2.3 HV-CMOS中的寄生双极型晶体管

因为HV-CMOS工艺是从CMOS工艺衍生出来的，所以在HV-CMOS工艺中，除了提供MOS器件和标准的双极型晶体管单元库，还会提供FDMOS或者DDDMOS。Foundry通常也只提供这些器件的相应的模型做电路设计仿真，不会提供寄生双极型晶体管的模型，所以也没有办法利用电路仿真去评估寄生双极型晶体管的性能。

以某工艺技术平台为例，提供低压NMOS和PMOS，为了与衬底P-sub形成隔离，低压器件是设计在DNW里面的，同时提供HVNMOS和HVPMOS，没有提供隔离的高压器件。该技术的衬底P-sub是偏置在VDDL，VDDL是负的高压电源。

HV-CMOS形成寄生双极型晶体管的类型与CMOS类似，低压CMOS也会形成PNPN结构，这些PNPN结构是在DNW里面的。NMOS源漏有源区、PW和NW会形成NPN，PMOS源漏有源区、NW和PW会形成PNP，它们通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-22所示的是NMOS与PMOS之间形成的PNPN结构和电路简图。虽然不同的DNW之间可以通过HVPW形成NPN，但是HVPW是连接到负电压V_DDL的，该寄生NPN会一直工作在截止状态，所以不用考虑由该寄生NPN组成的PNPN结构的闩锁问题。

另外二极管与MOS之间也会形成PNPN结构和CMOS类似，这些PNPN结构是在DNW里面的。N型二极管和NW会形成NPN，PMOS源漏有源区、NW和PW会形成PNP，它们通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-23所示的是N型二极管与PMOS之间形成的PNPN结构和电路简图。P型二极管和PW会形成PNP，NMOS源漏有源区、PW和NW会形成NPN，它们通过PW电阻R_p和NW电阻R_n构成PNPN结构。图2-24所示的是P型二极管与NMOS之间形成的PNPN结构和电路简图。

除了LV CMOS会形成PNPN结构外，HV CMOS也会形成PNPN结构。HVNMOS源漏有源区、HVPW和HVNW会形成NPN，HVPMOS源漏有源区、HVNW和HVPW会形成PNP，它们通过HVPW电阻R_p和HVNW电阻R_n构成PNPN结构。图2-25所示的是HVNMOS与HVPMOS之间形成的PNPN结构和电路简图。虽然不同的HVNW之间可以通过HVPW形成NPN，但是HVPW是连接到负电压V_DDL的，该寄生NPN会一直工作在截止状态，所以不用考虑由该寄生NPN组成的PNPN结构的闩锁问题。

高压二极管与高压MOS之间也会形成PNPN闩锁结构。高压N型二极管和HVNW会形成NPN，HVPMOS源漏有源区、HVNW和HVPW会形成PNP，它们通过HVPW电阻R_p和HVNW电阻R_n构成PNPN结构。图2-26所示的是高压N型二极管与HVPMOS之间形成的PNPN结构和电路简图。高压P型二极管和HVPW会形成PNP，HVNMOS源漏有源区、HVPW和HVNW会形成NPN，它们通过HVPW电阻R_p和HVNW电阻R_n构成PNPN结构。图2-27所示的是高压P型二极管与HVNMOS之间形成的PNPN结构和电路简图。

低压与高压之间也会形成PNPN闩锁结构。高压N型二极管和DNW会形成NPN，PMOS源有源区、DNW和HVPW会形成PNP，它们通过HVPW电阻R_p和DNW电阻R_n构成PNPN结构。图2-28所示的是高压N型二极管与PMOS之间形成的PNPN结构和电路简图。低压P型二极管和HVPW会形成PNP，HVNMOS源有源区、HVPW和HVNW会形成NPN，它们通过HVPW电阻R_p和DNW电阻R_n构成PNPN结构。图2-29所示的是低压P型二极管与HVNMOS之间形成的PNPN结构和电路简图。

2.2.4 BCD中的寄生双极型晶体管

与HV-CMOS类似，BCD工艺也是从CMOS工艺衍生出来的，它除了提供MOS器件和标准的双极型晶体管单元库，还会提供DMOS。通常也只提供这些器件的相应的模型做电路设计仿真，不会提供寄生双极型晶体管的模型，所以也没有办法利用电路仿真去评估它们的性能。

BCD工艺技术的器件结构非常复杂，不像CMOS和HV-CMOS那么简单，DMOS会分很多不同工作电压区间的器件，另外还分纵向和横向的器件，受章节内容篇幅限制，没有办法列出所有的寄生PNPN结构，仅以某工艺技术平台中两个特定结构的NLDMOS和PLDMOS为例去列举可能形成的寄生PNPN结构。图2-30所示的是NLDMOS与PLDMOS剖面图。除了提供这两个DMOS，还提供低压NMOS和PMOS。低压CMOS之间，或者MOS与二极管之间的PNPN结构，可以参考图2-15～图2-21，这里不再重复介绍。

除了低压部分会形成PNPN结构外，DMOS也会形成PNPN结构。NLDMOS漏有源区、HVPW和HVNW会形成NPN，PLDMOS源漏有源区、HVNW和HVPW会形成PNP，它们通过HVPW电阻R_p和HVNW电阻R_n构成PNPN结构。图2-31所示的是HVNMOS与HVPMOS之间形成的PNPN结构剖面图。图2-32所示的是HVNMOS与HVPMOS之间形成的PNPN结构的电路简图。

低压CMOS与DMOS之间也会形成PNPN闩锁结构。PMOS源有源区、NW和HVPW会形成PNP，NLDMOS漏有源区、HVPW和NW会形成NPN，它们通过HVPW电阻R_p和NW电阻R_n构成PNPN结构。图2-33所示的是PMOS与NLDMOS之间形成的PNPN结构的剖面图。图2-34所示的是PMOS与NLDMOS之间形成的PNPN结构的电路简图。NMOS管和HVNW会形成NPN，PLDMOS源有源区、HVNW和HVPW会形成PNP，它们通过HVPW电阻R_p和HVNW电阻R_n构成PNPN结构。图2-35所示的是NMOS与PLDMOS之间形成的PNPN结构的剖面图。图2-36所示的是NMOS与PLDMOS之间形成的PNPN结构的电路简图。低压N型二极管和HVNW会形成NPN，PLDMOS源有源区、HVNW和HVPW会形成PNP，它们通过HVPW电阻R_p和HVNW电阻R_n构成PNPN结构。图2-37所示的是低压N型二极管与PLDMOS之间形成的PNPN结构的剖面图。图2-38所示的是低压N型二极管与PLDMOS之间形成的PNPN结构的电路简图。